• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989003142A1
    申请号:PCT/DE1988/000560
    申请日:1988-09-07
    公开日:1989-04-06
    发明作者:Klaus Krause
    申请人:Siemens Aktiengesellschaft；
    IPC主号:H04L1-00
    专利说明:
    [0001] Messverfahren und Messeinrichtung zur Störungsanalyse digitaler Ubertragungswege.
    [0002] Mit der Störungsanalyse digitaler Übertragungswege wird der Einfluß von Störungen auf die Übertragungswege erfaßt. Störungen bei der Übertragung binärer Informationen wirken sich in der Weise aus, daß eine gesendete logische "1" als "0" und umgekehrt empfangen wird. Solche Übertragungsfehler werden im Rahmen der Störungsanalyse bei pulscodemodulierten (PCM)- Systemen durch einen Vergleich eines empfangenen seriellen Datenstromes mit dem gesendeten Datenstrom als Referenz-Datenstrom erkannt. Der gesendete Datenstrom besteht dabei im allgemeinen aus scheinbar zufälligen Binärfolgen (Quasizufallsfolgen), die beispielsweise mittels eines rückgekoppelten Schieberegisters an Sende- und Empfangsort erzeugt werden. Kennzeichnet man nun im Vergleich des empfangenen Datenstromes mit dem Referenz-Datenstrom fehlerfrei übertragene Bits mit einer "0" und falsch übertragene Bits mit einer "1", erhält man am Ausgang des Übertragungsweges die "Bitfehlerstruktur". Im
    [0003] Rahmen der Auswertung solcher Bitfehlerstruktur können dann zum einen durch deren einfaches Betrachten Empfindlichkeiten der Übertragungsstrecke gegenüber bestimmten Sendemustern erkannt werden, zum anderen können durch Weiterverarbeitung der Bitfehlerstruktur in mathematischen Algorithmen Aussagen über stochastische und systematische Übertragungsfehler zur Ermittlung deren Ursachen getroffen werden.
    [0004] Die Erfindung bezieht sich auf ein Meßverfahren zur Störungsanalyse digitaler Übertragungswege mit Hilfe der Erfassung einer am Ausgang des jeweiligen Übertragungsweges erzeugten Bitfehlerstruktur, die im Rahmen der Störungsanalyse einer Auswertung zugeführt wird, mit - einem vom Fehleraufkommen in der Bitfehlerstruktur abhängigen ersten Meßmodus, in dem
    [0005] - die Bitfehlerstruktur in einer Zählereinheit zu Datenblαcken zusammengefaßt wird und
    [0006] - die Daterrbrlöcke zur Anpassung an die Zugriffszeiten für die Auswertungseinrichtung gespeichert werden, sowie mit
    [0007] - einem vom Fehleraufkommen in der Bitfehlerstruktur abhängigen zweiten Meßmodus, in den
    [0008] - vom ersten Meßmodus bei Auslastung der Speicherung der Datenblöcke jeweils bis zu deren Entlastung umgeschaltet wird.
    [0009] Ein derartiges Meßverfahren ist beispielsweise aus dem Vortrag "Erfassung von Fehlerstrukturen bei der Übertragung digitaler Signale" bekannt, der von Ernst Ruß (Forschungsinstitut der Deutschen Bundespost) anläßlich des "Dritten Internationalen Züricher Seminars für digitale Kommunikation" im Jahre 1974 gehalten wurde (veröffentlicht in "1974 International Zürich Seminar On Digital Communications, 12th - 15th March 1974, Proceedings"). Bei diesem Meßverfahren werden im ersten Meßmodus innerhalb der Zählereinheit mit einem ersten Zähler Fehlerbits und fehlerfreie Bits der erfaßten Bitfehlerstruktur ausgezählt, wobei die Aufteilung in Zählabschnitte in Abhängigkeit vom Wechsel zwischen Fehlerbits und fehlerfreien Bits erfolgt. In einem zur Zählereinheit gehörigen zweiten Zähler wird dabei die Länge der einzelnen Zählabschnitte festgehalten. Die Bitfehlerstruktur wird also zu Datenblöcken zusammengefaßt, die Aussagen über die Anzahl und Lage der übertragenen Fehlerbits und der fehlerfreien Bits enthalten. Sind alle Zählstellen des ersten Zählers belegt, wird die Ausgabe seines Zählerstandes zusammen mit dem Zählerstand des zweiten Zählers an einen UmlaufSpeicher veranlaßt. Dieser Umlaufspeicher bewirkt eine Anpassung der Datenübertragungsgeschwindigkeit an die Auswertungsgeschwindigkeit. Ist dieser Umlaufspeicher ausgelastet, wird vom dem ersten Meßmodus auf den zweiten umgeschaltet, in dem jedoch nur noch eine
    [0010] Bitfehlerzählung stattfindet, bis der Umlaufspeicher völlig geleert ist. Innerhalb des zweiten Meßmodus können also nur rein quantitative Aussagen getroffen werden (Bitfehlerrate), die Information über die Lage der einzelnen Fehlerbits in der Bitfehlerstruktur liegt nicht vor. Darüber hinaus ist das bekannte Meßverfahren nur für relativ niedrige Datenübertragungsgeschwindigkeiten geeignet, da die einzelnen Bits immer ausgezählt, seriell in den Umlaufspeicher geschoben und dort fortbewegt werden. Schnellere Übertragungsgeschwindigkeiten übersteigen diese Verarbeitungsgeschwindigkeit.
    [0011] Das erfindungsgemäße Meßverfahren ist demgegenüber dadurch gekennzeichnet, daß
    [0012] - im ersten Meßmodus die in der Bitfehlerstruktur auftretenden Fehlerfreiräume als Datenblöcke in mehrere parallel nebeneinander angeordneten Zähler als Zählereinheit eingezählt werden, wobei
    [0013] - bei jedem auftretenden Bitfehler von einem Zähler auf den benachbarten Zähler umgeschaltet wird, und daß
    [0014] - in den zweiten Meßmodus umgeschaltet wird, wenn sich das Einzählen der Fehlerfreiräume als Datenblöcke in die einzelnen Zähler mit dem Zugriff auf die Datenblöcke seitens der Auswertungseinrichtung überschneidet.
    [0015] Hierbei wird in vorteilhafter Weise die Meßdatenreduktion durch die Bildung von Datenblöcken im ersten Meßmodus ausschließlich dann vorgenommen, wenn keine Gefahr besteht, daß Informationen verlorengehen könnten. Dies ist aber abhängig vom Fehleraufkommen in der Bitfehlerstruktur. Bei einem geringen
    [0016] Fehleraufkommen wird sehr viel seltener von einem Zähler auf den nächsten umgeschaltet als bei einem hohen (zumal noch unter Beachtung der möglichen hohen Übertragungsgeschwindigkeiten), so daß bei einem geringen Fehleraufkommen die Zähler gleichzeitig die Speicherfunktion übernehmen können. Durch die parallele Anordnung der Zähler zueinander dienen diese nämlich gleichzeitig der Speicherung, da immer in. einen von den Zählern eingelesen werden kann, aus dem gerade nicht ausgelesen wird. Dieser behält den Zählerstand dann bis zum Auslesen bei. Bei der Meßdatenreduktion ist es ausreichend, nur die Fehlerfreiräume einzuzählen, die allerdings auch eine Länge null aufweisen können, was bedeutet, daß zwei Fehlerbits in der Bitfehlerstruktur nebeneinander liegen. Erst wenn das Einlesen sich mit dem Auslesen überschneiden würde, d. h. aufgrund hohen Fehleraufkommens gerade in den Zähler eingelesen werden müßte, aus dem gerade ausgelesen wird, wird bei dem erfindungsgemäßen Meßverfahren in den zweiten Meßmodus umgeschaltet. Durch diesen Ablauf erreicht man eine einfache, aber zuverlässige Umschaltbedingung, die garantiert, daß zu keinem Zeitpunkt Informationen verlorengehen.
    [0017] Eine andere Ausgestaltung des eingangs angegebenen Meßverfahrens sieht erfindungsgemäß vor, daß
    [0018] - im zweiten Meßmodus die Bitfolgen der Bitfehlerstruktur in Zeitscheiben geteilt werden,
    [0019] - die jeweils in einer Zeitscheibe liegenden Bits zeitlich parallel in einem Zwischenspeicher zwischengespeichert werden,
    [0020] - bei Auslastung des Zwischenspeichers alle zwischengespeicherten Bits zeitlich -parallel in einen Hauptspeicher übertragen werden, wobei
    [0021] - die Bits aus aufeinanderfolgenden Zeitscheiben nebeneinander im Hauptspeicher abgelegt werden, und daß - spätestens bei Auslastung des Hauptspeichers die gespeicherten Bits in der zeitlichen seriellen Abfolge des Auftretens der Bitfolgen in der Bitfehlerstruktur der Auswertungseinrichtung zugeführt werden.
    [0022] Der wesentliche Vorteil dieses erfindungsgemäßen Meßverfahrens ist, daß auch bei sehr hohen Übertragungsgeschwindigkeiten bis beispielsweise 565 Megabit pro Sekunde die Bitfehlerstruktur vollständig erfaßt wird. Die Information über die Lage der Fehlerbits in der Bitfehlerstruktur -zusätzlich zu der über deren Anzahl -wird damit auch bei sehr hohen Übertragungsgeschwindigkeiten durchgehend zur Verfügung gestellt. Innerhalb des zweiten Meßmodus werden bei dem erfindungsgemäßen Meßverfahren die einzelnen Bits der Bitfehlerstruktur nicht mehr zu Datenblöcken zusammengefaßt, sondern direkt, d. h. unverändert, abgespeichert. Voraussetzung dafür ist natürlich, daß die Abspeicherung entsprechend schnell mit in einer entsprechend großen Speicherkapazität erfolgen kann. Demzufolge erfolgt die Abspeicherung nach einer Seriell/Parallel-Umsetzung der übertragenen Bitfolgen der Bitfehlerstruktur mittels eines Zwischen-und eines Hauptspeichers. Diese sind so miteinander verbunden, daß die aus der seriellen Bitfolge parallel abgespeicherten Bits in der zeitlich richtigen Abfolge aus dem Hauptspeicher ausgelesen werden können, wobei das Auslesen nur abhängig ist von der Auswertungsgeschwindigkeit, so daß der Hauptspeicher als Puffer wirkt.
    [0023] Bei einer weiteren Ausführungsform des erfindungsgemäßen Meßverfahrens können auch beide Meßmodi in einem Meßverfahren kombiniert sein. Hierdurch ergibt sich eine optimale Strukturanpassung bezüglich des Verfahrensablaufs und der Wahl der erforderlichen Bauelemente.
    [0024] Eine Meßeinrichtung zur Durchführung des erfindungsgemäßen Meßverfahrens kann vorteilhafterweise derart ausgestaltet sein, daß
    [0025] - der Hauptspeicher eine Speicherkapazität von 1 MByte aufweist und
    [0026] - aus acht parallel adressierbaren Speicherblöcken mit jeweils gleich großen Speicherkapazitäten und einer Wortlänge von 16 Bit aufgebaut ist, wobei
    [0027] - jeder Speicherblock wiederum aus vier Schreib-Lese- Speichern besteht.
    [0028] Hierbei ist zum einen von Vorteil, daß der Hauptspeicher mit einer Speicherkapazität von 1 Mbyte in der Lage ist, eine umfangreiche Bitfehlerstruktur aufzuzeichnen, die entsprechend zuverlässige Aussagen über das Fehlerverhalten des Übertragungsweges zulassen. Solche aussagekräftige Bitfehlerstruktur wird in der Regel mit Quasizufallsfolgen als Sendesignale erzeugt, die mittels eines 23 Bit langen rückgekoppelten Schieberegisters erzeugt werden. Eine derartige Zufallsfolge wiederholt sich erst nach 223 - 1 Bits (ist also
    [0029] 1 Mbyte lang) und entspricht einem "weißen Rauschen". Aufgrund der durch die Seriell/Parallel-Umsetzung erreichten normalen Speichergeschwindigkeit kann der Hauptspeicher mit handelsüblichen Bauelementen (CMOS-RAMS) realisiert werden. Dafür spricht auch, daß nur eine übliche Wortlänge von 16 Bit für die einzelnen Speicherblöcke erforderlich ist.
    [0030] Entsprechend einer weiteren Ausgestaltung der erfindungsgemäßen Meßeinrichtung erfolgt
    [0031] - die Aufteilung der seriell auftretenden Bitfolgen der Bitfehlerstruktur mit einem Seriell/Parallel-Demultiplexer mit einer Zeitteilung von 1 : 8, so daß innerhalb jeder Zeitscheibe immer acht Bits der Bitfolgen liegen.
    [0032] Ein derartiger Seriell/Parallel-Demultiplexer ermöglicht die Aufzeichnung einer Bitfehlerstruktur auch bei sehr hohen Übertragungsgeschwindigkeiten. Es kann sich hierbei ebenfalls um ein handelsübliches Bauelement handeln, das zur Gattung der Höchstgeschwindigkeitsbausteine gehört. Die Funktion dieses Demultiplexers besteht darin, immer acht seriell aufeinanderfolgende Bits zu einem Byte zusammenzufassen und parallel weiterzugeben. Dies wird dadurch bewirkt, daß der Arbeitstakt des Demultiplexers ein Achtel des Übertragungstaktes beträgt. Hierdurch wird eine Herunterteilung des Verarbeitungstaktes bewirkt, der eine Weiterverarbeitung (Abspeichern und Auswerten) der Bits mit den handelsüblichen Speicher- und Rechenbausteinen ermöglicht.
    [0033] Die vom Seriell/Parallel-Demultiplexer innerhalb einer Zeitscheibe gesammelten acht Bits werden an den Zwischenspeicher weitergegeben. Dieser besteht nach einer anderen Ausgestaltung der erfindungsgemäßen Meßeinrichtung aus acht Schieberegistern mit je einer Wortlänge von 16 Bit. Auch hierbei kann es sich um handelsübliche Bausteine handeln.
    [0034] Wenn der Zwischenspeicher vorteilhafterweise aus acht 16 Bit-Schieberegistern und der Hauptspeicher aus acht 16-Bit-Speicherblöcken besteht, sind diese entsprechend einer weiteren Ausgestaltung der erfindungsgemäßen Meßeinrichtung über einen Datenbus mit 128 Leitungen parallel so miteinander verbunden, daß die in den Schieberegistern immer in zwei aufeinanderfolgenden Zeitscheiben zwischengespeicherten Bits nebeneinander jeweils in einem Speicherblock abgelegt werden. Das erfindungsgemäße Verfahren kann also unter Zuhilfenahme einer einfachen Hardware-Konzeption mit einer entsprechenden Meßeinrichtung durchgeführt werden. Aufwendige Software-Lösungen sind nicht erforderlich.
    [0035] Gemäß einer anderen vorteilhaften Ausgestaltung der erfindungsgemäßen Meßeinrichtung ist vorgesehen, daß - die im ersten Meßmodus aktive Zählereinheit vier Zählerketten als Zähler aufweist, die - jeweils einem Zeitbasis-Vorteiler und einem Zeitbasis- Hauptzähler bestehen und die - über einen Eingangsmultiplexer beaufschlagt werden.
    [0036] Vier parallele Zählerketten reichen aus, um Bitfehlerstrukturen mit Ubertragungsgeschwindigkeiten bis 565 Megabit pro Sekunde abzuarbeiten. Die Zeitbasis-Vorteiler zählen dabei im Bereich hoher Ubertragungsfrequenzen die niederwertigen Bits und speichern diese als Zahl ab. Die Zeitbasis-Hauptzähler zählen die höherwertigen Bits und speichern diese Zahl ebenfalls, bis diese zusammen mit der entsprechenden Zahl von den Zeitbasis-Vorteilern von der Auswertungseinrichtung abgerufen werden.
    [0037] Die Umschaltung zwischen den Zählerketten über einen Eingangsmultiplexer ermöglicht dabei das gleichzeitige Zählen und Verarbeiten.
    [0038] Gemäß einer weiteren Ausgestaltung der Meßeinrichtung zur Durchführung des erfindungsgemäßen Verfahrens erfolgt die Umschaltung zwischen den beiden Meßmodi über ein Interrupt-Schaltungsteil. Ein derartiges Schaltungsteil weist ebenfalls eine einfache Hardware-Konzeption auf und bewirkt das stets sichere Umschalten zwischen den zwei Meßmodi. Gleichzeitig wird durch das Auftreten eines Interruptbefehls die Auswertungseinrichtung dazu veranlaßt, an der Unterbrechungsstelle im ersten Meßmodus einen entsprechenden Merker zu setzen und nach Abarbeitung des zweiten Meßmodus automatisch an diese Stelle zurückzukehren. Das ist dann der Fall, wenn die auftretende Fehlerhäufigkeit eine Erfassung der Bitfehlerstruktur mit gleichzeitiger Meßdatenreduktion wieder zuläßt.
    [0039] Anhand der Figuren wird nachfolgend das erfindungsgemäße Meßverfahren und eine besonders bevorzugte Ausführung einer Meßeinrichtung zur Durchführung des Verfahrens näher erläutert. Es zeigen dabei die - Figur 1 das erfindungsgemäße Meßverfahren in prinzipieller Darstellung in Form eines Signalflußschemas, die - Figur 2 eine erfindungsgemäße Meßeinrichtung zur Durchführung des erfindungsgemäßen Verfahren in prinzipieller Darstellung in Form eines Blockschaltbildes, die - Figur 3 eine Bit- Belegungsmatrix für den Zwischenspeicher und die - Figur 4 eine Bit-Belegungsmatrix für den Hauptspeicher in Zusammenhang mit der Bitbelegung des Zwischenspeichers gemäß Figur 3.
    [0040] In Fig. 1 ist im oberen Teil eine am Ausgang eines nicht dargestellten, im Hinblick auf Störungen zu analysierenden
    [0041] Übertragungsweges erzeugte Bitfehlerstruktur BFS mit einer
    [0042] Bitfolge b0 ... bn mit den einzelnen Bits b0, ..., bn dargestellt. Die gesamte Bitfehlerstruktur BFS besteht aus den einzelnen Bits bo, ..., bs . Die Bitfolge bo ... bn weist eine
    [0043] Länge von 223 - 1 Bits auf, weil im gewählten Ausführungsbeispiel das Sendesignal von Quasizufallsfolgen gebildet ist. Diese Bitfolge b0 ... bn kann sich unter Bildung der Bitfehlers truktur BFS beliebig o ft wiederholen . Charakterisiert wird di e Bitfehlerstruktur BFS durch Fehlerfreiräume FF1 , . . . , FFn , die gebildet werden von aufeinanderfolgenden fehlerfr eien Bits , in der Figur 1 beispielsweise die "0" -Bits b3, b4 und b5 , zwischen zwei fehlerhaften "1" -Bits b2 und b6. Der Fehler freiraum FF2 weis t damit die Länge von 3 Bits auf . In Abhängigkeit von einem durch Anzahl und Länge der Fehlerfreiräume FF 1, . . . , FFn bestimmten Fehleraufkommen FA innerhalb der Bit fehlerstruktur BFS wird diese nun in einem ersten Meßmodus MM1 oder in einem zweiten Meßmodus MM2 verarbeitet. Die Erkenntnis, ob es sich um ein kleines (k) oder großes (g) Fehleraufkommen FA handelt, wird jedoch immer über den ersten Meßmodus MM1 erhalten .
    [0044] Im ersten Meßmodus MM1 wird nämlich die Bitfehlerstruktur BFS in einer Zählereinheit ZE zu Datenblöcken DB zusammengefaßt, indem die Fehlerfreiräume FF1, ..., FFn ausgezählt werden. Im dargestellten Ausführungsbeispiel sind die Fehlerfreiräume FF1, ..., FFn, beginnend bei dem Bit b0, beispielsweise 1, 3, 0, 1, 4 und 2 Bits lang. Die entsprechenden Datenblöcke DB mit den Zahlwerten 1, 3, 0, 1, 4 und 2 werden dann zur Anpassung an die Zugriffsgeschwindigkeit einer Auswertungseinrichtung A in einem Speicher SP zwischengespeichert und - entsprechend der in Fig. 1 angedeuteten Reihenfolge a, b, c ... - in die Auswertungseinrichtung A eingelesen. Ist der Speicher SP ausgelastet - im gewählten Ausführungsbeispiel können nur fünf Dätenblöcke DB gespeichert werden, so daß der Datenblock DB mit der Zahl "2" nicht mehr in den Speicher SP übernommen werden kann (was bedeutet, daß das Fehleraufkommen FA für die Verarbeitung im ersten Meßmodus MM1 zu groß geworden ist) -, wird in einen zweiten Meßmodus MM2 umgeschaltet.
    [0045] In diesem zweiten Meßmodus MM2 wird die erzeugte Bitfehlerstruktur BFS zunächst in einzelne Zeitscheiben ZS1, ..., ZSn aufgeteilt. Die Dauer der einzelnen Zeitscheiben ZS1, ..., ZSn wird dabei durch das aufteilende Bauelement (in Fig. 1 nicht dargestellt) bestimmt. Im gewählten Ausführungsbeispiel beinhaltet beispielsweise jede Zeitscheibe ZS1, ..., ZSn drei Bits b0, b1' b2; b3, b4, b5j ...; bn_2, bn_1, bn. Nach der Aufteilung werden immer die drei in einer Zeitscheibe ZS1, ..., ZSn gesammelten Bits b0, b1 b2; b3, b4 b5; ...; bn_1, bn_2, bn parallel in einen Zwischenspeicher Z übergeben. Dieser enthält also eine entsprechende Anzahl parallel ansteuerbarer Adressen. Durch eine derartige Umsetzung von seriell sehr schnell auftretenden Bits b0, ..., bn in parallel zu übergebende Bits b0, b1, b2; b3, b4, b5; ...; bn-2, bn-1, bn wird eine Reduzierung der nachfolgend erforderlichen Verarbeitungsgeschwindigkeit erreicht. Im vorliegenden Beispiel ist diese nur noch ein Drittel so groß sein wie die Übertragungsgeschwindigkeit der Bits b0, ..., bn der Bitfehlerstruktur BFS. Dadurch wird eine Abspeicherung der Bitfehlerstruktur BFS mit normalen Speicherelementen möglich.
    [0046] Ist der Zwischenspeicher Z ausgelastet, so gibt er parallel alle gespeicherten Bits b0, ..., bn an einen Hauptspeicher H ab, der ein Mehrfaches der Kapazität des Zwischenspeichers Z aufweist. Der Zwischenspeicher Z ist mit dem Hauptspeicher H dabei so verdrahtet, daß wieder eine Aneinanderreihung der parallel im Zwischenspeicher Z abgespeicherten Bits b0, b1, b2; b3 , b4, b5 ; ...; bn-2, bn-1, bn in der zeitrichtigen Reihenfolge beim Übertragen in den Hauptspeicher H erfolgt. Das Auslesen aus dem Hauptspeicher H erfolgt entsprechend in der Reihenfolge (in der Figur 1 angedeutet mit a, b und c), daß die Bitfehlerstruktur BFS in ihrer korrekten zeitlichen Abfolge der Auswertungseinrichtung A zugeführt werden kann.
    [0047] In der Figur 2 ist ein vorteilhaftes Ausführungsbeispiel einer Meßeinrichtung zur Durchführung des erfindungsgemäßen Verfahrens dargestellt. Der Übersichtlichkeit halber sind Steuertaktleitungen gar nicht und Adressleitungen nur soweit erforderlich dargestellt. Das Herzstück dieser Meßeinrichtung ist ein erster Rechner 1, der einen Teil der Auswertungseinrichtung A. bildet und von einer übergeordneten, nicht weiter dargestellten Zentraleinheit gesteuert wird, die die Darstellung und Ausgabe der vom ersten Rechner 1 ermittelten Meßwerte übernimmt. Diese Steuerung ist in der Figur 2 durch den großen Doppelpfeil im linken Bildteil dargestellt.
    [0048] Für die Erfassung langer Fehlerfreiräume FF1, ..., FFn (siehe Fig. 1) arbeitet das erfindungsgemäße Meßverfahren - wie schon erläutert - im ersten Meßmodus MM1 (siehe Fig. 1). Hierzu wird die Bitfehlerstruktur BFS über eine Torschaltung 2 einem Eingangsmultiplexer 3 zugeführt. Mit der Torschaltung 2 werden die einzelnen Bits b0 , ..., bn der Bitfehlerstrukturen BFS in der für die jeweilige Meßart notwendigen Verteilung auf den Eingangsmultiplexer 3 durchgeschaltet. Die unterschiedlichen Meßarten können neben der Bitfehlerstrukturaufzeichnung nach dem erfindungsgemäßen Meßverfahren auch beispielsweise die Ermittlung von Fehlerquoten in Form von linearen und exponentiellen Mittelwerten oder die Ermittlung von Fehlerzählungen in Form von Fehlersummen über bestimmte Meßzeiten oder Fehlerzuwachsraten sein.
    [0049] Dem Eingangsmultiplexer 3 sind vier parallel zueinander angeordnete, die Zählereinheit ZE bildende Zählerketten ZK1, ..., ZK4 nachgeschaltet, die jeweils aus einem Zeitbasis-Vorteiler 4, 5, 6 und 7 (beispielsweise: jeweils 2 Hexadezimalzähler Typ 10 H 136, ECL (Emitter coupled logic)-Technik, Firma Motorola, Datenbuch 1982/1983) und einem Zeitbasis-Hauptzähler 8, 9, 10 und 11 (beispielsweise: Typ 82 C 5.4, Firma Intel, Microcomputer components data book, 1985) aufgebaut sind. Vorteiler und Hauptzähler können auch als kostengünstige "gate-array"-Version ausgeführt sein. Die
    [0050] Zeitbasis-Vorteiler 4, ..., 7 sind für sehr hohe Frequenzen erforderlich, um diese entsprechend herunterzuteilen. Sie geben quasi die niederwertigen Bits bei der Auszählung der Fehlerfreiräume FF1, ..., FFn an, während die Zeitbasis-Hauptzähler 8, ..., 11 die höherwertigen auszählen. Geht man beispielsweise von einer pulscodemodulierten Ubertragungsstrecke mit einer Übertragungsfrequenz von 140 Mbit/s und einer angenommenen Verarbeitungszeit des ersten Rechners 1 von 20 μs aus, so können mit vier parallelen Zählerketten ZK1, ...., ZK4 Bitfehlerstrukturen BFS verarbeitet werden, bei denen die einzelnen Bitfehler in einem Zeitraum von größer als 80 μs auftreten. Wird nämlich bei jeweils einem auftretenden Bitfehler über den Eingangsmultiplexer 3, der das gleichzeitige Ein- und Auslesen ermöglicht, von beispielsweise der Zählerkette. ZK, auf die Zählerkette ZK2 und dann auf die Zählerkette ZK3 umgeschaltet, so ist dies solange möglich, wie der erste Rechner 1 nicht gerade aus der zuletzt angesteuerten Zählerkette ZK1, ..., ZK4 ausliest.
    [0051] Überschneidet sich das Auslesen mit dem Einlesen, wird erfindungsgemäß in den zweiten Meßmodus MM2 (siehe Fig. 1) umgeschaltet. Eine derartige Überschneidung von Ein- und Auslesen wird von einem Interrupt-Schaltungsteil 12 erfaßt. Dieses veranlaßt mittels eines Hardware-Befehls, daß der erste Rechner 1 das Auslesen aus der jeweiligen Zählerkette
    [0052] ZK1, ..., ZK4 unterbricht, wobei der erste Rechner 1 sich an der Unterbrechungsstelle einen Merker setzt, um später an dieser Stelle das Auslesen wieder aufnehmen zu können. Aufgenommen wird der Meßmodus MM1 erst wieder, wenn das Fehleraufkommen FA (siehe Fig. 1) eine Erfassung in Form von Datenblöcken DB mit dem ersten Rechner 1 wieder zuläßt.
    [0053] Tritt also der Fall ein, daß in schneller Abfolge kurze
    [0054] Fehlerfreiräume FF1, .... FFn in der Bitfehlerstruktur BFS auftauchen, so wird von dem Meßmodus MM1 in den zweiten Meßmodus MM2 umgeschaltet und in einem anderen Teil der Meßeinrichtung weitergearbeitet. Dieser andere Teil der Meßeinrichtung besteht im wesentlichen aus vier Funktionsblöcken: aus einem Seriell/ Parallel-Umsetzblock 21, dem Hauptspeicher H, einem Leitungstreiberblock 22 und einem zweiten Rechner 23, der den Hauptspeicher H und den Leitungstreiberblock 22 über Adressleitungen 24 steuert und der mit dem ersten Rechner 1 korrespondiert. Auch der zweite Rechner 23 ist Teil der Auswertungseinrichtung A.
    [0055] Der Seriell/Parallel-Umsetzblock 21 besteht zum einen aus einem Seriell/Parallel-Demultiplexer 25, der eine Wortbreite von acht Bit besitzt, und zum anderen aus dem Zwischenspeicher Z. Dieser Demultiplexer 25 ist beispielsweise ein Hochgeschwindigkeits-baustein in Gallium-Arsenid-Technik zur Anpassung an sehr hohe Übertragungsraten bis 565 Mbit/s (beispielsweise: 1 : 8 time division demultiplexer/serial to parallel Converter 10 G 041,
    [0056] 10 G Pico Logic™ Family, Firma GibaBit Logic, Newbury Park, Preliminary 10 G 041 11/85, p. 1 - 12). Die Funktion des Demultiplexers 25 besteht darin, immer acht aufeinanderfolgende Bits in der Bitfehlerstruktur BFS zu einem Byte zusammenzufassen und parallel weiterzugeben. Der Demultiplexer 25 bildet also Zeitscheiben ZS1, ..., ZSn, in denen jeweils acht einzelne Bits liegen. Bei einem PCM-System mit 565 Mbit/s Übertragungsgeschwindigkeit erfolgt also nur noch alle 14 ns ein Weitergabevorgang. Die Weitergabe der zu einem Byte zusammengefaßten acht einzelnen Bits erfolgt parallel an den Zwischenspeicher Z, der aus acht Schieberegistern SR0, ..., SR7 besteht. Diese Schieberegister SR0, ..., SR7 sind aufgrund der verminderten Verarbeitungsgeschwindigkeit handelsübliche Bausteine und haben eine Wortlänge von sechzehn Bit, so daß insgesamt sechzehn Bytes in den Schieberegistern SR0, ..., SR7 zwischengespeichert werden können (beispielsweise: Schieberegister 74 F 675, Fast-TTL-Baustein, Datenbuch "Fast Fairchild Advanced Schottky - TTL", Kap. 4, S. 525 ff., 1985).
    [0057] Da eine Weitergabe der Daten vom Seriell/Parallel-Demultiplexer 25 an die Schieberegister SR0, ..., SR7 alle 14 ns und dies insgesamt sechzehnmal erfolgt, sind die Schieberegister SR0, ..., SR7 nach 224 ns ausgelastet, so daß deren
    [0058] Inhalt an den Hauptspeicher H übergeben werden muß. Bei einem derartigen Schreibzyklus von über 200 ns Länge kann dieser Hauptspeicher H aus handelsüblichen Schreib-Lese-Speichern au-fgebaut sein (beispielsweise: Highspeed static CMOS-RAM HM 62256 P - 10 , Firma Hitachi, Datenbuch "IC-Momory Data Book", 1985). Da die Daten aus den Schieberegistern SR0, ..., SR7 parallel in den Hauptspeicher H übertragen werden, verbindet beide ein Datenbus 34 mit insgesamt 128 Leitungen. Die Veranlassung der Datenübertragung erfolgt dabei mittels nicht weiter dargestellter Leitungstreiber.
    [0059] Der Hauptspeicher H hat eine Größe von 1 Mbyte. Er ist zusammengesetzt aus acht Speicherblöcken RAM 0, ..., RAM 7, von denen jeder eine Wortbreite von sechzehn Bits aufweist und eine Speichertiefe von 64 k. Insgesamt ergibt sich also die Speicherkapazität von 2 23 = 1 Mbyte. Jeder einzelne Speicherblock RAM 0, ..., RAM 7 besteht aus vier nicht weiter dargestellten handelsüblichen CMOS-Schreib-Lese-Speichern mit je einer Speicherkapazität von 32 kbyte (Typ s. o.). Da jeder Speicherblock RAM 0, ..., RAM 7 eine Speichertiefe von 64 k aufweist, kann insgesamt 65 536 mal der Inhalt des Zwischenspeichers Z an den Hauptspeicher H übergeben werden. Erst dann ist der Hauptspeicher H mit seiner Speicherkapazität von 1 Mbyte ausgelastet,
    [0060] Die Verdrahtung der Schieberegister SR0, ..., SR7 mit den
    [0061] Speicherblöcken RAM 0, ..., RAM 7 des Hauptspeichers H erfolgt so, daß immer die Bits zweier aufeinanderfolgender Zeitscheiben ZS1, ..., ZSn hintereinander in einen Speicherblock RAM 0, ..., RAM 7 abgelegt werden. Weitere Bemerkungen hierzu siehe in den Erläuterungen zu den Figuren 3 und 4. Durch diese Verdrahtung wird erreicht, daß beim Auslesen der Daten aus dem Hauptspeicher in den zweiten Rechner 23 über den nicht weiter ausgeführt dargestellten Leitungstreiberblock 22 und einen weiteren Datenbus 51 bzw. 52 die einzelnen Bits in der Reihenfolge ihres zeitlichen Auftretens in der Bitfehlerstruktur BFS verarbeitet werden. Es wird also eine chronologisch richtige Verarbeitung der einzelnen Bits b0, ..., bn der Bitfehlerstruktur BFS trotz hoher Übertragungsgeschwindigkeiten bis 565 Mbit/s möglich, ohne daß die Information über die Lage der einzelnen Fehler in der Bitfehlerstruktur BFS verlorengeht.
    [0062] Der zweite Rechner 23 ist in seinem Aufbau in der Figur 2 nicht weiter ausgeführt dargestellt. So kann der Start für die Auswertung der Bitfehlerstruktur BFS durch ein externes
    [0063] Triggersignal beliebig im Speicherbereich des Hauptspeichers H verschoben werden. Es läßt sich dementsprechend eine beliebige Anfangsadresse laden. Ist weiterhin die Übertragung der Daten aus dem Zwischenspeicher Z in den Hauptspeicher H abgeschlössen, liest der zweite Rechner 23 die Daten über eine nicht dargestellte Schreiblogik ein. Diese kann aus einem Signalgeber, einem Schreibsignalgeber und einem Adresszähler bestehen. Nach dem Einlesen der Daten kann der zweite Rechner 23 eine Datenreduktion in Form von Abzählen der Fehlerfreiräume FF1, ..., FFndurchführen. In Fig. 3 ist die Verteilung der einzelnen Bits b0 ... b128 einer Bitfolge b0 ... bn in den einzelnen Bitpositionen 0 bis F (16 bit Wortbreite) der Schieberegister SR0, ..., SR7 als Matrix dargestellt. Waagerecht sind die Bitpositionen 0 bis F aufgetragen und senkrecht die einzelnen Schieberegister SR0 bis SR7. Da jedes einzelne Schieberegister SR0, ..., SR7 in der Lage ist, Worte mit 16 Bit Breite aufzunehmen, können insgesamt in den acht Schieberegistern SR0,..., SR7 128 Bits gleichzeitig abgelegt werden. Die Verteilung der einzelnen Bits erfolgt dabei in der Weise, daß die jeweils in den Zeitscheiben ZS1, ZS2 ... ZS15, ZS16 liegenden acht Bits b0 ... b 7; b8 ... b15; ...; b111 ... b119; b120 ... b127' Parallel in die Schieberegister SR0, ..., SR7 geladen werden. Bei Einschieben der letzten Zeitscheibe ZS16 befinden sich dann die ersten acht Bits b0, ..., b7 an der Bitposition F in den Schieberegistern SR0, ..., SR7 und die Bits b120, ..., b127 der letzten Zeitscheibe ZS16 an der Bitposition 0 in den Schieberegistern SR0 ... SR7.
    [0064] Die Figur 4 zeigt schematisch die Verdrahtung der Schieberegister SR0, ..., SR7 mit den einzelnen Speicherblöcken RAM 0, ..., RAM 7 des Hauptspeichers H in einer Matrix. Waagerecht sind die Bitpositionen 0 bis F der Speicherblöcke RAM 0, ..., RAM 7 aufgetragen, senkrecht die Speicherblöcke RAM 0, ..., RAM 7. Die Zuordnung der einzelnen Bitpositionen 0 bis F der Schieberegister SR0, ..., SR7 zu den Bitpositionen 0 bis F der Speicherblöcke RAM 0, ..., RAM 7, d. h. die Verdrahtung erfolgt nun in der Weise, daß immer die Bits b0 ... b7; b8 ... b15; ...; b112 ... b119; b120 ... b127 zweier nebeneinanderliegender Zeitscheiben ZS1, ZS2; ...; ZS15, ZS16 in einem Speicherblock RAM 0 bzw. RAM 7 nebeneinander angeordnet werden. Die Indizierung für die Belegung der Speicherblöcke RAM 0 ... RAM 7 mit dem Inhalt der Schieberegister SR0, ..., SR7 ist dabei so gewählt, daß an die Bezeichnung des Schieberegisters SR0, ..., SR7 die die Bitposition 0 ... F angehängt wurde. Im RAM 4 ist beispielsweise an der Bitposition C das Bit b67 aus dem Schieberegister SR3 von der Bitposition 7 (SR37) abgelegt.
    [0065] Überträgt man jetzt die Bits b0, ..., b127 der einzelnen Schieberegister SR0, ..., SR7, so erkennt man, daß im RAM 0 die Bits b0, ..., b15 abgelegt sind, im RAM 1 die Bits b16, ..., b31 usw., bis schließlich im RAM 7 die Bits b112, ..., b127, nebeneinander abgelegt sind. Jeder Speicherblock RAM 0 bis
    [0066] RAM 7 ist somit mit einem ersten Wort, bestehend aus sechzehn Bits, geladen. Entsprechend den weiter oben ausgeführten Erläuterungen wird im Anschluß daran in der gleichen Weise jeder Speicherblock RAM 0, ...,RAM 7 mit einem zweiten Wort in einer Wortlänge von 16 Bit aus den Schieberegistern SR0, ..., SR7 geladen, so daß die Bits b128, ..., b255 abgespeichert werden können. Dies kann fortgeführt werden, bis 65 536 Worte entsprechend 64 k in jedem Speicherblock RAM 0, ..., RAM 7 abgelegt worden sind, so daß die Kapazität von 1Mbyte des Hauptspeichers H ausgelastet ist.
    权利要求:
    ClaimsPatentansprüche
    1. Meßverfahren zur Storungsanalyse digitaler Übertragungswege mit Hilfe der Erfassung einer am Ausgang des jeweiligen
    Ubertragungsweges erzeugten Bitfehlerstruktur (BFS), die im Rahmen der Storungsanalyse einer Auswertungseinrichtung (A) zugeführt wird, mit
    - einem vom Fehleraufkommen (FA) in der Bitfehlerstruktur (BFS) abhängigen ersten Meßmodus (MM1), in dem
    - die Bitfehlerstruktur (BFS) in einer Zählereinheit (ZE) zu Datenblöcken (DB) zusammengefaßt wird und
    - die Datenblöcke (DB) zur Anpassung an die Zugriffszeiten der Auswertungseinrichtung (A) gespeichert werden, sowie mit
    - einem vom Fehleraufkommen (FA) in der Bitfehlerstruktur (BFS) abhängigen zweiten Meßmodus (MM2), in den
    - vom ersten Meßmodus (MM1) bei Auslastung der Speicherung (SP) der Datenblδcke (DB) jeweils bis zu deren Entlastung umgeschaltet wird, d a d u r c h g e k e n n z e i c h n e t , daß
    - im ersten Meßmodus (MM1) die in der Bitfehlerstruktur (BFS) auftretenden Fehlerfreiräume (FF1, ..., FFn) als Datenblöcke (DB) in mehrere parallel nebeneinander angeordnete Zähler als Zählereinheit (ZE) eingezählt werden, wobei
    - bei jedem auftretenden Bitfehler von einem Zähler auf den benachbarten Zähler umgeschaltet wird, und daß
    - in den zweiten Meßmodus (MM2) umgeschaltet wird, wenn sich das Einzählen der Fehlerfreiräume (FF1, ..., FFn) als
    Datenblöcke (DB) in die einzelnen Zähler zeitlich mit dem Zugriff auf die Datenblöcke (DB) seitens der Auswertungseinrichtung (A) überschneidet. (FIG 1)
    2. Meßverfahren zur Storungsanalyse digitaler Übertragungswege mit Hilfe der Erfassung einer am Ausgang des jeweiligen Über tragungsweges erzeugten Bitfehlerstruktur (BFS), die im Rahmen der Storungsanalyse einer Auswertungseinrichtung (A) zugeführt wird, mit - einem vom Fehleraufkommen (FA) in der Bitfehlerstruktur (BFS) abhängigen ersten Meßmodus (MM1), in dem
    - die Bitfehlerstruktur (BFS) in einer Zählereinheit (ZE) zu Datenblöcken (DB) zusammengefaßt wird und
    - die Datenblöcke (DB) zur Anpassung an die Zugriffszeiten der Auswertungseinrichtung (A) gespeichert werden, sowie mit
    - einem vom Fehleraufkommen (FA) in der Bitfehlerstruktur (BFS) abhängigen zweiten Meßmodus (MM2), in den
    - vom ersten Meßmodus (MM1) bei Auslastung der Speicherung (SP) der Datenblöcke (DB) jeweils bis zu deren
    Entlastung umgeschaltet wird , d a d u r c h g e k e n n z e i c h n e t , daß
    - im zweiten Meßmodus (MM2) die Bitfolgen (b0 ... bn) der Bitfehlerstruktur (BFS) in Zeitscheiben (ZS1 ..., ZSn) geteilt werden,
    - die jeweils in einer Zeitscheibe (ZS1, ..., ZSn) liegenden Bits (bg, b1 , b2; ...; bn-2, bn b -1, n) zeitlich parallel in einem Zwischenspeicher (Z) zwischengespeichert werden,
    - bei Auslastung des Zwischenspeichers (Z) alle zwischengespeicherten Bits (b0, ..., bn) zeitlich parallel in einen Hauptspeicher (H) übertragen werden, wobei
    - die Bits (b0, b1, b2; ...; bn_2, bn_1, bn) aus aufeinanderfolgenden Zeitscheiben (ZS1, ..., ZSn) nebeneinander im Hauptspeicher (H) abgelegt werden, und daß
    - spätestens bei Auslastung des Hauptspeichers (H) die in ihm gespeicherten Bits (b0, ..., bs) in der zeitlich seriellen Abfolge des Auftretens der Bitfolgen (b0 ... bn) in der Bitfehlerstruktur (BFS) der Auswertungseinrichtung (A) zugeführt werden. (FIG 1)
    3. Meßverfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß
    - im ersten Meßmodus (MMl) die in der Bitfehlerstruktur (BFS) auftretenden Fehlerfreiräume (FF1, ..., FFn) als Datenblöcke
    (DB) in mehrere parallel nebeneinander ayngeordnete Zähler als Zählereinheit (ZE) eingezählt werden, wobei
    - bei jedem auftretenden Bitfehler von einem Zähler auf den benachbarten Zähler umgeschaltet wird, und daß
    - in den zweiten Meßmodus (MM2) umgeschaltet wird, wenn sich das Einzahler der Fehlerfreiräume (FF1, ..., FFn) als Datenblöcke (DB) in die einzelnen Zähler zeitlich mit dem Zugriff auf die Datenblöcke (DB) seitens der Auswerteeinrichtung (A) überschneidet. (FIG 1)
    4. Meßeinrichtung zur Durchführung des Meßverfahrens nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß - der Hauptspeicher (H) eine Speicherkapazität von 1 MByte aufweist und
    - aus acht parallel adressierbaren Speicherblöcken
    (RAM 0, ..., RAM 7) mit jeweils gleich großen Speicherkapazitäten und einer Wortlänge von 16 bit aufgebaut ist, wobei
    - jeder Speicherblock (RAM 0, ..., RAM 7) wiederum aus vier Schreib-Lese-Speichern besteht. (FIG 2)
    5. Meßeinrichtung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß
    - die Aufteilung der seriell auftretenden Bitfolgen (b0 ... bn) der Bitfehlerstruktur (BFS) mit einem Seriell/Parallel- Demultiplexer (25) mit einer Zeitteilung von 1 : 8 erfolgt, so daß innerhalb jeder Zeitscheibe (ZS1, ..., ZSn) immer acht Bits (b0, ..., b8; b9...b16; ..., bn-7 ... bn) der Bitfolgen (b0 ... bn) liegen. (FIG 3)
    6. Meßeinrichtung nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß
    - der Zwischenspeicher (Z) aus acht Schieberegistern (SR0, ..., SR7) mit je einer Wortlänge von 16 bit besteht. (FIG 2, 3)
    7. Meßeinrichtung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß
    - die acht Schieberegister (SR0, ..., SR7) des Zwischenspeichers (Z) mit den acht Speicherblöcken (RAM 0, ...,
    RAM 7) des Hauptspeichers (H) über einen Datenbus (34) mit 128 parallelen Leitungen so verbunden sind, daß die in den Schieberegistern (SR0, ..., SR7) immer in zwei aufeinanderfolgenden Zeitscheiben (ZS1, ZS2; ...; ZS15, ZS16) zwischengespeicherten Bits (b0... b7, b8... b16; ...; b112 b119, b120 ... b127) nebeneinander jeweils in einem Datenblock (RAM 0; RAM 7) abgelegt werden. (FIG 2, 3, 4)
    8. Meßeinrichtung nach einem der vorangehenden Ansprüche d a d u r c h g e k e n n z e i c h n e t , daß
    - die im ersten Meßmodus (MMl) wirksame Zählereinheit (ZE) vier Zählerketten (ZK1, ..., ZK4) als Zähler aufweist, die
    - jeweils aus einem Zeitbasis-Vorteiler (4, ..., 7) und einem Zeitbasis-Hauptzähler (8, ..., 11) bestehen und die - über einen Eingangsmultiplexer (3) beaufschlagt werden. (FIG 2)
    9. Meßeinrichtung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß - die Umschaltung zwischen den beiden Meßmodi (MMl, MM2) über ein Interrupt-Schaltungsteil (12) erfolgt. (FIG 2)
    类似技术:
    公开号 | 公开日 | 专利标题
    US3913072A|1975-10-14|Digital integrated circuits
    EP0225761B1|1994-10-19|Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode
    JP3992757B2|2007-10-17|マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム
    EP0230730B1|1993-11-10|CRC-Rechenmaschinen
    EP0034188B1|1988-03-16|Fehlerkorrektionssystem
    US5438575A|1995-08-01|Data storage system with stale data detector and method of operation
    US4591981A|1986-05-27|Multimicroprocessor system
    US4183095A|1980-01-08|High density memory device
    DE2806024C2|1987-08-27|
    US5313624A|1994-05-17|DRAM multiplexer
    US4213176A|1980-07-15|System and method for increasing the output data throughput of a computer
    US4670858A|1987-06-02|High storage capacity associative memory
    US4405952A|1983-09-20|Apparatus for detecting faulty sectors and for allocating replacement sectors in a magnetic disc memory
    JP2539889B2|1996-10-02|自動メモリ―・テスタ装置
    US3209330A|1965-09-28|Data processing apparatus including an alpha-numeric shift register
    EP0076629A2|1983-04-13|Rekonfigurierbares Speichersystem
    DE3300262C2|1990-07-26|
    US4953128A|1990-08-28|Variable delay circuit for delaying input data
    DE2829550C2|1989-07-20|
    US5142540A|1992-08-25|Multipart memory apparatus with error detection
    EP0054243B1|1988-05-18|Speichersteuervorrichtung
    US4367525A|1983-01-04|CPU Channel monitoring system
    US4451881A|1984-05-29|Data processing system bus for multiple independent users
    EP0025801B1|1983-05-11|Zugriffssystem für speichermodule
    US4617624A|1986-10-14|Multiple configuration memory circuit
    同族专利:
    公开号 | 公开日
    EP0380509A1|1990-08-08|
    EP0380509B1|1993-02-10|
    DE3878464D1|1993-03-25|
    DE3733278A1|1989-04-13|
    JPH03500354A|1991-01-24|
    US5136591A|1992-08-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    GB1153822A|1965-09-01|1969-05-29|Commissariat Energie Atomique|Apparatus for Storing Electrical Pulses|
    US3971920A|1975-05-05|1976-07-27|The Bendix Corporation|Digital time-off-event encoding system|
    DE3117927A1|1981-05-06|1982-11-25|Siemens Ag|Anordnung zur erkennung der laengsten von in digitalen signalen periodisch enthaltenen folgen von nullzeichen|
    EP0195284A2|1985-03-20|1986-09-24|Siemens Aktiengesellschaft|Vorrichtung, um die Anzahl der 1/0 Bits in einem n-Bit Binärwort zu zahlen|WO1991009482A1|1989-12-07|1991-06-27|The Commonwealth Of Australia|Error rate monitor|
    WO1998009399A2|1996-08-30|1998-03-05|Tektronix, Inc.|Verfahren zur charakterisierung von auf einer digitalen nachrichtenübertragungsstrecke aufgetretenen übertragungsfehlern|US3596245A|1969-05-21|1971-07-27|Hewlett Packard Ltd|Data link test method and apparatus|
    US3689884A|1970-12-31|1972-09-05|Gen Electric|Digital correlator for calculating figure of merit of communication transmission system|
    US3956601A|1974-10-17|1976-05-11|Paradyne Corporation|Telecommunications analyzer|
    US4022988A|1976-06-14|1977-05-10|Bell Telephone Laboratories, Incorporated|Fault locating apparatus for digital transmission system|
    US4580274A|1984-10-02|1986-04-01|The United States Of America As Represented By The Secretary Of The Air Force|Transceiver test device|
    JPS61102841A|1984-10-24|1986-05-21|Nec Corp|Line quality monitoring device|CA2140775A1|1992-07-28|1994-02-03|William R. Daly|Fluorescent synthetic sutures|
    US5615223A|1995-04-19|1997-03-25|Eastman Kodak Company|PPM decoder utilizing drop-out location information|
    US5627846A|1995-04-19|1997-05-06|Eastman Kodak Company|Drop-out location detection circuit|
    DE19715829A1|1997-04-16|1998-10-22|Deutsche Telekom Ag|Bitfehlerstruktur-Erfassungsschaltung|
    DE19860125A1|1998-12-17|2000-06-21|Deutsche Telekom Ag|Verfahren und Anordnung für Bitfehlerstruktur-Messungen von Datenübertragungskanälen|
    JP2000263337A|1999-01-13|2000-09-26|Japan Science & Technology Corp|金属部品等の表面改質および洗浄方法およびその装置|
    JP4422251B2|1999-10-06|2010-02-24|株式会社アドバンテスト|ビット誤り測定器|
    US6553521B1|2000-02-24|2003-04-22|Infineon Technologies, Richmond L.P.|Method for efficient analysis semiconductor failures|
    US10492084B2|2016-10-10|2019-11-26|Microsoft Technology Licensing, Llc|Collaborative communications|
    法律状态:
    1989-04-06| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP US |
    1989-04-06| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB IT |
    1990-02-23| WWE| Wipo information: entry into national phase|Ref document number: 1988907606 Country of ref document: EP |
    1990-08-08| WWP| Wipo information: published in national office|Ref document number: 1988907606 Country of ref document: EP |
    1993-02-10| WWG| Wipo information: grant in national office|Ref document number: 1988907606 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    DE19873733278|DE3733278A1|1987-09-29|1987-09-29|Messverfahren zur stoerungsanalyse digitaler uebertragungswege und messeinrichtung zur durchfuehrung des messverfahrens|
    DEP3733278.3||1987-09-29||DE19883878464| DE3878464D1|1987-09-29|1988-09-07|Messverfahren und messeinrichtung zur stoerungsanalyse digitaler uebertragungswege.|
    [返回顶部]